崗位職責(zé)：1. DFT方案制定參與芯片級(jí)DFT架構(gòu)規(guī)劃，制定測(cè)試計(jì)劃、測(cè)試結(jié)構(gòu)定義及測(cè)試標(biāo)準(zhǔn)。評(píng)估可測(cè)試性設(shè)計(jì)覆蓋率，輸出盲點(diǎn)圖及測(cè)試指南。2. DFT實(shí)現(xiàn)與驗(yàn)證負(fù)責(zé)DFT電路設(shè)計(jì)及插入，包括Scan鏈、MBIST、Boundary Scan、JTAG等。完成DFT模式下的時(shí)序約束生成，配合后端團(tuán)隊(duì)實(shí)現(xiàn)時(shí)序收斂、功耗分析和壓降分析。主導(dǎo)DFT相關(guān)的形式驗(yàn)證（LEC/CLP）、靜態(tài)時(shí)序分析及ECO修正。3. 測(cè)試向量與量產(chǎn)支持生成并驗(yàn)證高覆蓋率的結(jié)構(gòu)化測(cè)試向量（ATPG）和功能測(cè)試向量。協(xié)助ATE工程師完成芯片測(cè)試調(diào)試、故障診斷及良率提升，解決量產(chǎn)測(cè)試問(wèn)題。4. 流程優(yōu)化與協(xié)作持續(xù)改進(jìn)DFT設(shè)計(jì)流程和工具鏈，開(kāi)發(fā)自動(dòng)化腳本提升效率。與前端設(shè)計(jì)、物理設(shè)計(jì)、測(cè)試團(tuán)隊(duì)緊密協(xié)作，確保DFT時(shí)序Signoff任職要求：1. 碩士研究生及以上學(xué)歷，微電子、電子工程、集成電路、計(jì)算機(jī)等相關(guān)專業(yè)2. 2年以上DFT設(shè)計(jì)經(jīng)驗(yàn)，熟悉ASIC/SOC芯片全流程。3.精通Scan/ATPG、MBIST、Boundary Scan等DFT技術(shù)。4. 熟練使用Synopsys或Mentor等EDA工具。5. 熟悉數(shù)字邏輯設(shè)計(jì)、綜合、靜態(tài)時(shí)序分析及低功耗設(shè)計(jì)。6. 熟練使用TCL/Python/Perl/Shell等腳本語(yǔ)言開(kāi)發(fā)自動(dòng)化流程。7. 具有ATE測(cè)試機(jī)臺(tái)調(diào)試或芯片良率分析經(jīng)驗(yàn)者優(yōu)先。8. 有先進(jìn)工藝流片或量產(chǎn)芯片經(jīng)驗(yàn)者優(yōu)先。9. 較強(qiáng)的邏輯分析能力、問(wèn)題解決能力及抗壓能力。10. 良好的團(tuán)隊(duì)協(xié)作和溝通能力，英語(yǔ)讀寫(xiě)流利（部分崗位需英文交流）。

沐曦集成電路（上海）有限公司，于2020年9月成立于上海，并在北京、南京、成都、杭州、深圳、武漢和長(zhǎng)沙等地建立了全資子公司暨研發(fā)中心。沐曦?fù)碛屑夹g(shù)完備、設(shè)計(jì)和產(chǎn)業(yè)化經(jīng)驗(yàn)豐富的團(tuán)隊(duì)，核心成員平均擁有近20年高性能GPU產(chǎn)品端到端研發(fā)經(jīng)驗(yàn)，曾主導(dǎo)過(guò)十多款世界主流高性能GPU產(chǎn)品研發(fā)及量產(chǎn)，包括GPU架構(gòu)定義、GPU IP設(shè)計(jì)、GPU SoC設(shè)計(jì)及GPU系統(tǒng)解決方案的量產(chǎn)交付全流程。沐曦致力于為異構(gòu)計(jì)算提供全棧GPU芯片及解決方案，可廣泛應(yīng)用于人工智能、智慧城市、數(shù)據(jù)中心、云計(jì)算、自動(dòng)駕駛、數(shù)字孿生、元宇宙等前沿領(lǐng)域，為數(shù)字經(jīng)濟(jì)發(fā)展提供強(qiáng)大的算力支撐。